De multidieRaad IATF16949 van Laaghdi PCB via PCB wordt begraven

Whoed isvia een printplaat?En zijn parasitaire capaciteit en parasitaire inductantie

Label#PCBontwerp,MeerlaagsPCB, Verbindingsprintplaat met hoge dichtheid

PCB-gatS

Via is een van de belangrijke onderdelen van meerlaagse PCB's en de boorkosten bedragen gewoonlijk 30% tot 40% van de kosten van PCB-fabricage.Kortom, elk gaatje in de printplaat kan een via worden genoemd.Vanuit het oogpunt van functie, het gat

kan worden onderverdeeld in twee categorieën: de ene wordt gebruikt als de elektrische verbinding tussen de lagen, de andere wordt gebruikt als bevestiging of positionering van het apparaat.Deze gaten zijn over het algemeen verdeeld in drie typen, namelijk blind gat (blind via), begraven gat (begraven via) en doorgaand gat (door via).

1.1 Samenstelling vanHolen

Het blinde gat bevindt zich aan de boven- en onderkant van de printplaat en heeft een bepaalde diepte voor de verbinding tussen de oppervlaktelijn en de binnenlijn eronder.De diepte van het gat overschrijdt meestal niet een bepaalde verhouding (opening).Begraven gat is een verbindingsgat in de binnenste laag van de printplaat, dat zich niet uitstrekt tot het oppervlak van de printplaat.

De bovenstaande twee soorten gaten bevinden zich in de binnenste laag van de printplaat.Het vormingsproces van een doorgaand gat wordt gebruikt vóór het lamineren, en verschillende binnenlagen kunnen elkaar overlappen tijdens de vorming van het doorlopende gat.

De derde wordt een doorgaand gat genoemd, dat door de hele printplaat gaat.Het kan worden gebruikt om intern met elkaar te verbinden of als installatielocatie voor componenten.Omdat het doorlopende gat gemakkelijker te realiseren is en de kosten laag zijn, wordt het in de meeste printplaten gebruikt in plaats van de andere twee.De volgende genoemde gaten, zonder speciale instructies, worden beschouwd als doorgaande gaten.

Vanuit ontwerpoogpunt bestaat een gat hoofdzakelijk uit twee delen, het ene is het middelste gat (boorgat), het andere is het kussengebied rond het gat, zie hieronder.De grootte van deze twee delen bepaalt de grootte van het gat.Duidelijk, binnen

high-speed, high-density PCB-ontwerp, ontwerpers willen altijd dat de gaten hoe kleiner hoe beter, zodat er meer bedradingsruimte op het bord kan blijven.

Bovendien, hoe kleiner het gat, hoe lager de eigen parasitaire capaciteit en geschikter voor hogesnelheidscircuits.De verkleining van de gatgrootte brengt een verhoging van de kosten met zich mee, en de grootte van het gat kan niet zonder beperking worden verkleind.Het wordt beperkt door de technologie van boren en galvaniseren enzovoort.

Hoe kleiner het gat, hoe langer het duurt om het gat te boren en hoe gemakkelijker het is om van de middenpositie af te wijken;en wanneer de diepte van het gat groter is dan 6 keer de diameter van het gat, kan niet worden gegarandeerd dat de wand van het gat gelijkmatig kan worden verkoperd.Nu is de normale dikte van een printplaat (diepte van het doorlopende gat) bijvoorbeeld 1,6 mm, dus de minimale diameter van het door de printplaatfabrikant geleverde gat kan slechts 0,2 mm bedragen.

1.2 ParasitairCbereidheid vanVis

De via zelf heeft parasitaire capaciteit naar de grond.Waar bekend is dat de diameter van het isolerende gat op de grondlaag D2 is, de diameter van het via-pad D1 is, de dikte van de PCB T is, de diëlektrische constante van het substraat ε is, dan is het dal van de parasitaire capaciteit door het gat is ongeveer als volgt:

C=1.41εTD1/(D2-D1).

Het belangrijkste effect van de parasitaire capaciteit door het gat is het verlengen van de stijgtijd van het signaal en het verminderen van de snelheid van het circuit.Bijvoorbeeld, een printplaat met een dikte van 50 mil, als u een via gebruikt met een binnendiameter van 10 mil en een paddiameter van 20 mil, een afstand van 32 mil tussen het pad en het geslepen koperen gebied, dan kunnen we ongeveer de parasitaire capaciteit van de via krijgen door het bovenstaande formule: C=1.41 x4.4x0.050x0.020/(0.032-0.020)=0.517pF.De variabele grootheid van dit deel van de capaciteit veroorzaakt door de stijgtijd is: T10-90=2.2 C (Z0/2)=2.2 x0.517x(55/2)=31.28 ps.

Uit deze waarden kan worden opgemaakt dat hoewel het nut van de stijgende vertraging veroorzaakt door de parasitaire capaciteit van een enkele via niet duidelijk is, de ontwerper er rekening mee moet houden dat als de meerdere via's tussen lagen worden gebruikt.

1.3 ParasitairInductantie vanVis

Naast parasitaire capaciteit is er tegelijkertijd parasitaire inductantie via via's.Bij het ontwerp van een digitaal circuit met hoge snelheid is de schade die wordt veroorzaakt door de parasitaire inductantie door het gat vaak groter dan die van de parasitaire capaciteit.De parasitaire serie-inductantie verzwakt de bijdrage van de bypass-capaciteit en verzwakt de filterfunctie van het gehele voedingssysteem.We kunnen de volgende formule gebruiken om eenvoudig een benaderende parasitaire inductantie van de via te berekenen:

L=5.08u[ln(4u/d) +1].

Waar L verwijst naar de inductantie van de via, h de lengte van de via, d de diameter van de via.Uit de formule blijkt dat de diameter van de via weinig effect heeft op de inductantie, maar het grootste effect op de inductantie is de lengte van de via.Nog steeds met behulp van het bovenstaande voorbeeld, kan worden berekend dat de inductantie van de via is: L=5,08 x0,050[ln (4x0,050/0,010)1]=1,015 nH.Wanneer de stijgtijd van het signaal 1 ns is, is de equivalente impedantie: XL=πL/T10-90=3.19Ω.Een dergelijke impedantie kan niet worden genegeerd bij het passeren van hoogfrequente stroom.Met name de bypass-capaciteit moet door twee via's gaan bij het verbinden van de vermogenslaag en de grondlaag, zodat de parasitaire inductantie van de via's exponentieel zal toenemen.

1.4 Ontwerp van via in hogesnelheidsprintplaat

Uit de bovenstaande analyse van de parasitaire kenmerken van de via's kunnen we zien dat bij het ontwerp van hogesnelheids-PCB's de ogenschijnlijk eenvoudige via vaak grote negatieve effecten heeft op het ontwerp van het circuit.Om het nadelige effect van het parasitaire effect van de via te verminderen, kunnen we proberen het als volgt in het ontwerp te doen:

1) Kies, rekening houdend met de kosten en de signaalkwaliteit, een redelijke maat voor de vas.Zoals 6-10-laags geheugenmodule PCB-ontwerp, 10/20 mil (boorpad) via is beter;voor een klein bord met een hoge dichtheid kun je ook proberen 8/18 mil via te gebruiken.Aangezien de laserboormachines momenteel worden gebruikt bij de fabricage, is het onder technische omstandigheden mogelijk om kleinere gaten te gebruiken.Voor de doorvoer van de voeding of aardedraad kan een grotere maat worden overwogen om de impedantie te verminderen.

2)Uit de twee hierboven besproken formules kan worden geconcludeerd dat het gebruik van een dunnere PCB-plaat gunstig is om de twee parasitaire parameters van de via te verminderen.

3) De signaallijnen op het bord veranderen de laag voor zover mogelijk niet, dat wil zeggen, probeer geen onnodige via's te gebruiken.

4) De pin van de voeding en de grond moeten dichtbij aan boord worden geboord, hoe korter de geleidingsdraad tussen de via en de pin, hoe beter, omdat ze zullen leiden tot een toename van de inductantie.Tegelijkertijd moet de voedingsdraad van de voeding en aarde zo dik mogelijk zijn om de impedantie te verminderen.

5)Plaats enkele aardingsvia's in de buurt van de via's van het schakelgebied van de signaallaag om de dichtstbijzijnde lus voor het signaal te bieden.Er kunnen zelfs een groot aantal redundante aardingsvia's op de printplaat worden geplaatst.Natuurlijk moet het ontwerp ook flexibel zijn.Het eerder besproken via-model is dat elke laag kussentjes heeft, en soms kunnen we de maat verkleinen of zelfs de kussentjes van sommige lagen verwijderen.Vooral in het geval van een hoge dichtheid van via-gebieden kan dit leiden tot de vorming van een gebroken sleuf in de koperlaag met een scheidingslus.Om het probleem op te lossen, kunnen we naast het verplaatsen van de via-positie ook overwegen om de padgrootte van de koperlaag te verkleinen.